1. Generating hardware assertion checkers
پدیدآورنده : / Marc Boule, Zeljko Zilic
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه شهيد چمران (خوزستان)
موضوع : Integrated circuits--Very large scale integration--Computer-aided design,Integrated circuits--Verification,Error analysis (Mathematics)
رده :
TK
,
7874
.
58
,.
B68
,
2008
2. Generating hardware assertion checkers
پدیدآورنده :
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه مازندران (مازندران)
موضوع : aided design. ; Integrated circuits ; Verification. ; Error analysis (Mathematics) ; -Integrated circuits ; Very large scale integration ; Computer
3. Verification by error modeling
پدیدآورنده :
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه مازندران (مازندران)
موضوع : aided design. ; Integrated circuits ; Verification. ; Error analysis (Mathematics) ; -Integrated circuits ; Very large scale integration ; Computer
4. Verification by error modeling
پدیدآورنده : / written by Katarzyna Radecka, Zeljko Zilic
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه شهيد چمران (خوزستان)
موضوع : Integrated circuits--Very large scale integration--Computer-aided design,Integrated circuits--Verification,Error analysis (Mathematics)
رده :
TK
,
7874
.
75
,.
R33
,
2003
